王奕 向他提问 +关注

Eagleson

在学习FPGA的道路上 我们一起成长吧!

个人成就:
参与过多型舰载雷达的研发
工  作:
深圳市艾比森光电股份有限公司 软件工程师
在  行:
FPGA/CPLD 
联系方式:
QQ:1135625299

精彩问答

  • 问:
    CPLD语句问题
    答:
    assign 表示组合逻辑,或者连线  #表示延时 ()里面就是延迟的时间门级描述:对由基本逻辑门(and、or、not、xor等)互连而成的具有一定功能的电路模块的描述。​详情>
    0人赞过
  • 问:
    FPGA的配置方式有几种?
    答:
    常用的配置方式有: PS配置(Passive Serial ConfiguraTIon):被动串行配置 AS配置(AcTIve Serial ConfiguraTIon):主动串行配置 PPS配置(Passive Parallel Synchronous ConfiguraTIon):被动并行同步配置 FPP配置(Fast Passive Parallel Configuration):快速被动并行配置 PPA配置(Passive Parallel Asynchronous Configuration):被动并行异步配置 PSA配置(Passive Serial Asynchronous Configuration):被动串行异步配置 JTAG配置(Joint Test Action Group Configuration)详情>
    0人赞过
  • 问:
    实时系统和非实时系统怎么区分?
    答:
    区别:对响应时间是否有严格要求。实时操作系统分:硬实时和软实时硬实时系统:如果响应时间超出上限,系统将崩溃,不能恢复正常。软实时系统:如果响应时间超出上限,系统工作会不正常,但是可以恢复正常。详情>
    0人赞过
  • 问:
    FPGA怎么画时序图,有方便的软件么
    答:
    TimeGen3   或者 TimingDesigner详情>
    0人赞过
  • 问:
    STM32 底层的中断和事件区别,对于开发者来讲有什么意义
    答:
    从这张图上我们也可以知道,从外部激励信号来看,中断和事件的产生源都可以是一样的.之所以分成2个部分,由于中断是需要CPU参与的,需要软件的中断服务函数才能完成中断后产生的结果;事件,是靠脉冲发生器产生一个脉冲,进而由硬件自动完成这个事件产生的结果,当然相应的联动部件需要先设置好,比如引起DMA操作,AD转换等;要是使用事件通道,I/O触发产生事件,然后联动触发AD转换,AD转换完成中断服务程序提交最后结果;相比之下,后者不要软件参与AD触发,并且响应速度也更块;要是使用事件触发DMA操作,就完全不用软件参与就可以完成某些联动任务了。可以这样简单的认为,事件机制提供了一个完全有硬件自动完成的触发到产生结果的通道,不要软件的参与,降低了CPU的负荷,节省了中断资源,提高了响应速度(硬件总快于软件),是利用硬件来提升CPU芯片处理事件能力的一个有效方法;​详情>
    1人赞过
  • 问:
    振荡周期、状态周期、机器周期之间的换算关系
    答:
    时钟周期时钟周期也称为振荡周期,定义为时钟脉冲的倒数(可以这样来理解,时钟周期就是单片机外接晶振的倒数,例如12M的晶振,它的时间周期就是1/12 us),是计算机中最基本的、最小的时间单位.在一个时钟周期内,CPU仅完成一个最基本的动作.对于某种单片机,若采用了1MHZ的时钟频率,则时钟周期为1us;若采用4MHZ的时钟频率,则时钟周期为250us.由于时钟脉冲是计算机的基本工作脉冲,它控制着计算机的工作节奏(使计算机的每一步都统一到它的步调上来).显然,对同一种机型的计算机,时钟频率越高,计算机的工作速度就越快.但是,由于不同的计算机硬件电路和器件的不完全相同,所以其所需要的时钟周频率范围也不一定相同.我们学习的8051单片机的时钟范围是1.2MHz-12MHz.在8051单片机中把一个时钟周期定义为一个节拍(用P表示),二个节拍定义为一个状态周期(用S表示).机器周期在计算机中,为了便于管理,常把一条指令的执行过程划分为若干个阶段,每一阶段完成一项工作.例如,取指令、存储器读、存储器写等,这每一项工作称为一个基本操作.完成一个基本操作所需要的时间称为机器周期.一般情况下,一个机器周期由若干个S周期(状态周期)组成.8051系列单片机的一个机器周期同6个S周期(状态周期)组成.前面已说过一个时钟周期定义为一个节拍(用P表示),二个节拍定义为一个状态周期(用S表示),8051单片机的机器周期由6个状态周期组成,也就是说一个机器周期=6个状态周期=12个时钟周期.指令周期指令周期是执行一条指令所需要的时间,一般由若干个机器周期组成.指令不同,所需的机器周期数也不同.对于一些简单的的单字节指令,在取指令周期中,指令取出到指令寄存器后,立即译码执行,不再需要其它的机器周期.对于一些比较复杂的指令,例如转移指令、乘法指令,则需要两个或者两个以上的机器周期.通常含一个机器周期的指令称为单周期指令,包含两个机器周期的指令称为双周期指令.引自网络详情>
    0人赞过
  • 问:
    I2C总线上的从机片EEPROM能发非应答信号吗
    答:
    I2C主机和I2C从机,作为主机,当主机需要读取数据时,先要先向从机写从机地址,(从机收到后会发送应答信号),主机现在要切换的接收状态,是否 收到从机的应答信号(低电平);如果收到应答信号,就可以开始读写数据了,如果是主机读,主机读到数据后,要向从机发送应答信号,可以继续读。。。。如果是主机写,写完后需要检测是否接收到从机的应答信号,收到应答信号才能进行下一步。。。非应答是在没有握手成功或者发送的数据错误时发送的信号,要求重发或者终止。。详情>
    0人赞过
  • 问:
    求资料KIT-FPGA_V2.5
    答:
    https://wenku.baidu.com/view/f9aa923810a6f524ccbf8564.html   原理图 https://wenku.baidu.com/view/2030b357960590c69fc37602.html 使用手册其他的资料我也试着找了一下,还真没找到,不过 EPC2的估计已经很早以前的了​详情>
    1人赞过
  • 问:
    最近FPGA在云服务器应用很广,转到此方向需要具备哪些能力
    答:
    这一块 对技术要求会高很多,需要人工智能 机器视觉等专业方向的知识和相关的算法等,楼主有兴趣可以先了解一下 HLS开发详情>
    0人赞过
  • 问:
    CAN通信中怎么进行阻抗匹配?
    答:
    CAN总线通常在总线的两个末端连接120Ω的电阻实现阻抗匹配。CAN总线在环境中使用的电缆是双绞线,它不像我们只是PCB板上,如DDR、RF板那样通过PCB布线去做PCB阻抗控制。详情>
    0人赞过
  • 问:
    GPIO_OType_PP,GPIO_OType_OD啥区别
    答:
    GPIO_OType_PP (推挽方式输出),GPIO_OType_OD(开漏方式输出),推挽输出:推挽输出就是单片机引脚可以直接输出高电平电压。低电平时接地,高电平时输出单片机电源电压。这种方式可以不接上拉电阻。但如果输出端可能会接地的话,这个时候输出高电平可能引发单片机运行不稳定,甚至可能烧坏引脚。推挽方式的驱动力更大。开漏输出:开漏输出就是不输出电压,低电平时接地,高电平时不接地。如果外接上拉电阻,则在输出高电平时电压会拉到上拉电阻的电源电压。这种方式适合在连接的外设电压比单片机电压低的时候。详情>
    1人赞过
  • 问:
    想学学DSP 和 FPGA 这两个先学哪个比较好?为什么?
    答:
    对于学习DSP重要的是理清外设的工作构架,相应的寄存器如何设置,没有必要对寄存器花太多的时间去研究,用的时候能找到(寄存器的名称都是英文的缩写,很好理解的)。学习DSP,先找本中文教材入个门,之后你会发现好多地方、尤其是真正要用的,往往也是最复杂的地方书上都找不到,更谈不上做什么项目了,这时候就要开始深入研究DataSheet,以及官网的源代码示例,有了之前的中文教材基础看起来就快多了;学习DSP重要的不是会编程,而是算法的研究(Matlab/Simulnk仿真就不必多说了),光会编程是没有用处的,也只是个程序员而已,还不如你现在的工作。学FPGA我是从夏宇闻老师编写的《verilog数字系统设计教程》,因为用的Altera公司的就选用了Altera推荐的FPGA/CPLD培训用书《AlteraFPGA/CPLD设计(基础篇)》,康华光的《数电(第五版)》每章结束都有个用VerilogHDL描述逻辑门电路的实验,是一本国内不可多得的与时俱进的学习数电的教材。康的那本模电也是模电的经典教材,再翻看下铃木雅臣(日本)著的《晶体管电路设计》会相得益彰,这本书很注重实际。详情>
    2人赞过
  • 问:
    有没有用MYC-C7Z010实现 VOLUMIO环境的?
    答:
    这个主要是树莓派移植吧,楼主可以参考下树莓派的demo详情>
    0人赞过
  • 问:
    xilinx和altera芯片资源数量说的是一个东西么?
    答:
    楼主要问的是 LE和CLB的差异和区别先给两幅图吧Altera LE   就是一个4输入LUT+FF构成Xilix的CLB  一个CLB由2个SLICE构成,一个SLICE含有4个6输入LUT,所以LUT=8*CLB。具体的差异性还是要看 芯片类型,EP4CE6基本就和XC6SLX9一个级别当然A家的片子是4输入LUT远比不上X家的6输入LUT。而X家的S-6片子,一个Slice内部有4个lut,8个FF。简而言之,一个Slice=四个LE。要注意的是A家C5以下的片子是4输入LUT而X家的是6输入LUT,差别也较大。如果不考虑FF,那么一个X家的slice=4个A家的LE。例如XC6SLX16含有2278个slices=EP4CE10(9000LE)的样子。当然,S-6的FF多一倍,达到了18224个。​贵自有贵的道理详情>
    0人赞过
  • 问:
    keil是如何链接的?
    答:
    详情>
    0人赞过
  • 问:
    USB的NRZI编码问题
    答:
    详情>
    0人赞过
  • 问:
    keil如何输出bin文件
    答:
    使用kei自带的工具的话是打开Options for Target 对话框,选择User标签页;勾选Run User Programs After Build/Rebuild框中的Run #1多选框。UV4版本 在文本框输入C:/Keil/ARM/BIN40/fromelf.exe --bin -o ./test.bin ./test.axf详情>
    0人赞过
  • 问:
    static局部变量在什么时候会被系统销毁
    答:
    静态局部变量和普通局部变量的作用域还是一样的,都是针对局部使用,在函数外不能使用,但是生存期不同,静态局部变量的生存期为整个程序运行期间。static局部变量的记忆性和生存期的全局性,​一般也就是 main函数返回时结束清理详情>
    1人赞过
  • 问:
    关于static函数的疑问
    答:
    c语言的静态成员函数,除了它只能在声明它的文件当中可见,不能被其他文件使用外,加不加static应该都没有什么意义。不在任何花括号内声明的变量或函数都是全局的,而全局的静态变量或静态函数都只在声明它的文件中可见。所以这里的static的作用只是限定了作用域——仅限于本文件。注意,对于全局变量而言,无论是否有static修饰,其存储区域都是全局数据区,生命周期都是全局的。函数的生命周期个人理解还是到程序结束而结束详情>
    1人赞过
  • 问:
    STM32的GPIO的一些小问题
    答:
    库函数操作简单,但是效率不如寄存器操作的高; 寄存器操作很复杂,因为要熟悉上百个寄存器,但是程序效率很高IIC模拟配置 主要是考虑到其他引脚保持属性不变,所以一般都是先与 后或详情>
    0人赞过

关于达人


   参加工作以来参与过多型舰载雷达的研发工作,主要负嵌入式方面开发,包括stm32、DSP以及FPGA编程。从使用Xilinx与Altera的芯片已经开发工具都有一定了解。


   目前专心投入研发工作,方向是LED图像处理FPGA的开发和stm32的控制开发。

SaveSaveSaveSaveSave
  • 13

    粉丝数量

  • 212

    解决问题

  • 837

    帮助过用户

  • 602

    收到称赞

最近赞过他

同样在行的还有他们

coyoo FPGA/CPLD  PCB技术/设计/定制 

出版《FPGA设计实战演练(高级技巧篇)》、《深入理解Altera FPGA应用设计》两书。

金沙滩工作室 嵌入式  FPGA/CPLD  热门单片机 

获得多项国家专利
国内知名单片机培训专家
《手把手教你学51单片机-C语言版》作者

武力戡乱 FPGA/CPLD  STM32讨论区  51单片机  MSP430单片机  AVR单片机  PIC单片机 

proteus仿真单片机,51、avr、lpc、msp430等全系列

Smart Idiot 嵌入式  FPGA/CPLD  热门单片机  EDA及PCB设计专区  LED应用 

。。。

MOP FPGA/CPLD  Linux 系统  热门单片机 

開源硬件比賽第一名XD