王奕 向他提问 +关注

Eagleson

在学习FPGA的道路上 我们一起成长吧!

个人成就:
参与过多型舰载雷达的研发
工  作:
深圳市艾比森光电股份有限公司 软件工程师
在  行:
FPGA/CPLD 
联系方式:
QQ:1135625299

精彩问答

  • 问:
    verilog中两个模块使用同一信号线如何处理?
    答:
    信号扇出,直接用同名连接就可以了信号扇入,需要区分 用选择器 ​详情>
    1人赞过
  • 问:
    VHDL数据的发送
    答:
    FPGA 本来就是并行的 可以同时发出去的吧详情>
    0人赞过
  • 问:
    vhdl的loop语句
    答:
    这种一般都改成 状态机控制吧~详情>
    0人赞过
  • 问:
    assert_param是用来做什么的?
    答:
    实际这是个调试函数,当你在调试程序时打开DEBUG参数assert_param才起作用。assert_param是反映参数你在调用库函数传递的参数是错误的。assert_param的原型定义在stm32f10x_conf.h 文件里定义如下:#ifdef  DEBUG   #define assert_param(expr) ((expr) ? (void)0 : assert_failed((u8 *)__FILE__ __LINE__))  void assert_failed(u8* file u32 line);#else  #define assert_param(expr) ((void)0)#endif#endif可以看到assert_param实际在DEBUG打开时就是assert_failed,关闭DEBUG时是空函数assert_failed函数如下#ifdef  DEBUGvoid assert_failed(u8* file u32 line){     //用户可以在这里添加错误信息:比如打印出出错的文件名和行号    while (1)  {  }}#endif详情>
    1人赞过
  • 问:
    vhdl拆分数据
    答:
    直接定义两个8bit signal  然后 赋值即可signal a : std_logic_vector(15 downto 0);signal b : std_logic_vector(7 downto 0);signal c : std_logic_vector(7 downto 0);​b(7 downto 0) = a(15 downto 8);c(7 downto 0)​ = a(7 downto 0);​详情>
    0人赞过
  • 问:
    如何分辨xilinx FPGA芯片的管脚功能呢?
    答:
    FPGA 的芯片管脚 按照官方给出的手册来使用就好了,一般会根据设计需要会有指定管脚的 比如时钟网络的引脚 还有一些特殊IP核(DDR2等) 和特殊接口引脚(LVDS)等 详情>
    1人赞过
  • 问:
    fpga有哪些显著的优点?
    答:
    优势一:更大的并行度。这个主要是通过并发和流水两种技术实现。A:并发是指重复分配计算资源,使得多个模块之间可以同时独立进行计算。这一点与现在的多核和SIMD技术相似。但相对与SIMD技术,FPGA的并发可以在不同逻辑功能之间进行,而不局限于同时执行相同的功能。举个简单例子说就是使用SIMD 可以同时执行多个加法,而FPGA可以同时执行多个加法和乘法和任何你能设计出来的逻辑。B:流水是通过将任务分段,段与段之间同时执行。其实这一点和CPU相似,只是CPU是指令间的流水而FPGA是任务间流水或者可以说是线程间流水。优势二:可定制。FPGA 内部通过Lookup Table实现逻辑,可以简单理解为是硬件电路。可定制指的是在资源允许范围内,用户可实现自己的逻辑电路。通常情况下任务在硬件电路上跑是比在软件上快的,比如要比较一个64位数高32位和低32位的大小,在CPU下需要2条区数指令,两条位与指令,一条移位指令一条比较指令和一条写回指令,而在FPGA下只要一个比较器就行了。优势三:可重构。可重构指的是FPGA内部的逻辑可根据需求改变,减少开发成本。同时,使用FPGA复用资源比使用多个固定的ASIC模块为服务器省下更多的空间。详情>
    0人赞过
  • 问:
    verilog中$dumpfile和$dumpvar的用法
    答:
    $dumpfile和$dumpvar是verilog语言中的两个系统任务,可以调用这两个系统任务来创建和将指定信息导入VCD文件.一般是配合verdi等软件使用的,用来观察仿真波形的详情>
    0人赞过
  • 问:
    ISE与Vivado那个集成开发环境好
    答:
    如果用6系列及以下的,只能用ISE;如果用7系列的,ISE和VIVADO都可以用;如果用7系列以上的,好像只能用VIVADO.详情>
    0人赞过
  • 问:
    如何测试高速差分信号
    答:
    1一般是使用示波器进行,主要测试波形幅度、边沿和毛刺等,通过测试波形的参数,可以看出幅度、边沿时间等是否满足器件接口电平的要求,有没有存在信号毛刺等2眼图测试是常用的测试手段,特别是对于有规范要求的接口,比如USB、Ethernet、SATA、HDMI,还有光接口等。这些标准接口信号的眼图测试,主要是用带MASK(模板)的示波器,包括通用示波器,采样示波器或者信号分析仪,这些示波器内置的时钟提取功能,可以显示眼图,对于没有MASK的示波器,可以使用外接时钟进行触发。​3TDR测试目前主要使用于PCB(印制电路板)信号线、以及器件阻抗的测试,比如单端信号线,差分信号线,连接器线缆等。​4时序测试​ 华为有一个很不错的硬件时序测试手册详情>
    0人赞过
  • 问:
    Quartus ii 13.1 无法仿真
    答:
    一般需要注意的和设置的也就下面两个图中标出来了,题主检查一下详情>
    0人赞过
  • 问:
    【视频问题】如何低成本搭建摄像模组的图像质量测试环境?
    答:
    找个 小黑屋,相机对准你的设备,设备亮度调整到预期目标 拍照软件分析,还可以在找光枪测试色坐标什么的详情>
    0人赞过
  • 问:
    FPGA中PLL最大频率问题
    答:
    确实可以到,但是你只是需要115200的时钟 不用倍频那么大的,而且 这是极限频率 会严重影响你的设计布局布线详情>
    0人赞过
  • 问:
    gal16v8d-10ls和gal16v8z-12qs区别
    答:
    这是莱迪思的芯片 命名规则如下 题主可自己对应看看详情>
    0人赞过
  • 问:
    gal16v8d-10ls可用什么代替?
    答:
    最简单的一种可编程逻辑器件。你可以通过编程用它来实现简单的数字逻辑,可以用画原理图的方法或者abel语言编写程序,将编译结果用编程器写入该芯片后即可以实现功能。可以找主流厂商(altera  xilinx  莱迪思等)的可编程逻辑器件替代吧详情>
    0人赞过
  • 问:
    实现pll时遇到问题
    答:
    检查一 quartus 实现 PLL步骤 以及 参数设置是否合理详情>
    0人赞过
  • 问:
    16*16点阵屏幕的控制原理
    答:
    16×16的点阵显示屏共有256个发光二极管,显然单片机没有这么多端口,如果我们采用锁存器来扩展端口,按8位的锁存器来计算,16×16的点阵需要256/8=32个锁存器。这个数字很庞大,因为我们仅仅是16×16的点阵,在实际应用中的显示屏往往要大的多,这样在锁存器上花的成本将是一个很庞大的数字。因此在实际应用中的显示屏几乎都不采用这种设计,而采用另一种称为动态扫描的显示方法。16×16的点阵来说,包含列驱动电路和行驱动电路。我们把所有同一行的发光管的阳极连在一起,把所有同一列的发光管的阴极连在一起(共阳的接法),先送出对应第一行发光管亮灭的数据并锁存,然后选通第一行使其燃亮一定的时间,然后熄灭;再送出第二行的数据并锁存,然后选通第二行使其燃亮相同的时间,然后熄灭;第十六行之后又重新燃亮第一行,这样反复轮回。详情>
    0人赞过
  • 问:
    cyclone 2和cyclone4
    答:
    详情>
    1人赞过
  • 问:
    绘制fpga的PCB板卡需要注意什么
    答:
    电源部分的电源线尽量走粗,能够提供较大的电流,其实可以想象成河流,越宽的河流流过的水越多,差不多就这个道理了。走线最好从一个点出发,遍布全板。对于地和电源过孔,尽量比信号孔大一些。有条件,可以在过孔处加滤波电容​在发给工厂做板时,需要设置铜箔厚度,厚度和电流以及走线宽度之间的关系​一般对于多层板来说,最好过孔盖油,可以防止短路等其他情况----摘自《FPGA全程进阶---实战演练》​详情>
    0人赞过
  • 问:
    如何看懂时序图?
    答:
    看时序图需要注意的问题:1、注意时间轴,从左往右的方向为时间正向轴,即时间在增长。2、时序图最左边一般是某一根引脚的标识,表示此行图线体现该引脚的变化,上图分别标明了RS、R/W、E、DB0~DB7四类引脚的时序变化。3、有线交叉状的部分,表示电平在变化。4、两条平行线分别对应高低电平,如上图右上角所示。5、密封的菱形部分,表示数据有效,Valid Data这个词也显示了这点。6、时序图里各个引脚的电平变化,基于的时间轴是一致的。一定要严格按照时间轴的增长方向来精确地观察时序图。要让器件严格的遵守时序图的变化。详情>
    1人赞过

关于达人


   参加工作以来参与过多型舰载雷达的研发工作,主要负嵌入式方面开发,包括stm32、DSP以及FPGA编程。从使用Xilinx与Altera的芯片已经开发工具都有一定了解。


   目前专心投入研发工作,方向是LED图像处理FPGA的开发和stm32的控制开发。

SaveSaveSaveSaveSave
  • 13

    粉丝数量

  • 258

    解决问题

  • 1017

    帮助过用户

  • 629

    收到称赞

最近赞过他

同样在行的还有他们

coyoo FPGA/CPLD  PCB技术/设计/定制 

出版《FPGA设计实战演练(高级技巧篇)》、《深入理解Altera FPGA应用设计》两书。

金沙滩工作室 嵌入式  FPGA/CPLD  热门单片机 

获得多项国家专利
国内知名单片机培训专家
《手把手教你学51单片机-C语言版》作者

武力戡乱 FPGA/CPLD  STM32讨论区  51单片机  MSP430单片机  AVR单片机  PIC单片机 

proteus仿真单片机,51、avr、lpc、msp430等全系列

Smart Idiot 嵌入式  FPGA/CPLD  热门单片机  EDA及PCB设计专区  LED应用 

。。。

MOP FPGA/CPLD  Linux 系统  热门单片机 

開源硬件比賽第一名XD